메모리 반도체 (1)

 

이번 포스팅에서는 메모리 반도체에 대해서 다뤄보도록 하겠습니다.

메모리 반도체는 다룰 내용이 많아서 여러개의 포스팅을 통해 설명드리겠습니다.

 

참고로, 저는 대학원 때 "메모리 반도체 소자"라는 수업을 들었던 경험이 있습니다. 그때 제가 들었던 강의가 이 교수님 수업이었는데 강의를 너무 잘해주셔서 정말 재밌게 들었던 기억이 있습니다. 하지만 사람이란 게.. 몇 년 지나니까 기억이 안 나네요..

 

일단은 아래 교수님의 수업을 정리한다는 느낌으로 정리하겠습니다.

https://www.youtube.com/@DevicePhysics

Sungho Kim

 

 

 

아래의 그림은 메모리 칩의 구조를 나타냅니다.

물론, 메모리 칩의 구조는 메모리의 종류(SRAM, DRAM,Flash)에 따라서 약간의 차이가 있지만, 대부분의 메모리가 공통적으로 비슷한 구조를 가지고 있기 때문에 아래의 구조를 먼저 이해하는 것이 중요합니다.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

첫 번째로 살펴볼 부분은 Memory cell array 입니다.

memory cell array는 2개의 라인이 존재하고, 아래의 그림을 보면 가로 줄과 새로 줄의 교차점마다 메모리가 존재하는 것을 확인할 수 있습니다. 이 때의 가로 줄을 'Word line'이라고 하고, 세로 줄을 'Bit line'이라고 합니다. Bit line은 bit를 읽거나 Bit line에 전류를 인가하여 Bit를 프로그래밍하는 데 사용됩니다.  그리고 Word line은 Bit line과 함께 사용하여, 각 cell의 주소를 저장합니다. 

Memory cell array

 

결과적으로 오른쪽 그림과 같이 word line과 bit line이 만나는 영역의 메모리를 읽거나 쓸 수 있습니다.

즉, 하나의 word line만 선택이되고, 선택된 word line에 대해서만 외부 신호 혹은 전류 신호가 들어옵니다. 그리고 그 외의 나머지 word line 들은 floating 상태가 됩니다. 마찬가지로 bit line도 여러 개의 bit line 중에서도 선택된 bit line에만 전류가 인가되고, 나머지 bit line은 floating 상태가 됩니다. 

* memory cell: 반도체 소작 혹은 구조를 이용해서 0 또는 1의 데이터를 저장하는 장소
* SLC (Single level cell) : 1 bit ('0' or '1')
* MLC (Multi levle cell) : 2 bit ('00', '01', '10' or '11')
* TLC (Triple -level cell) : 3 bit
* QLC (Quadruple-level cell) : 4 bit

 

여기서, 선택된 메모리 셀 주변의 셀 또한 word line과 bit line으로 인해 신호의 영향을 받게됩니다.

메모리를 설계하는 엔지니어들은 설계를 할 때, 선택된 메모리 셀에만 데이터를 읽고, 쓸수 있게하기 위해 word line과 bit line이 동시에 들어왔을 때만 동작하게 합니다. 그리고 그 외의 주변 셀의 메모리 상태도 변하지 않게 설계를 하지만 의도하지 않게 주변의 셀의 메모리 상태가 바뀌거나 파괴되는 현상을  'Disturbance'라고 합니다. 

 

 

 

 

참고 자료

---

https://www.youtube.com/@DevicePhysics

 

https://news.skhynix.co.kr/semiconductor-electronics-and-energy/

[반도체 특강] 반도체 전자와 에너지 | SK hynix Newsroom